Интернет-журнал 'Домашняя лаборатория', 2007 №8 - Журнал «Домашняя лаборатория»

• Обеспечивают полнодуплексную связь

• Полностью программируемые

• Обладают возможностью автобуферирования и прямого доступа в память

• • Поддерживают многоканальный режим с временным уплотнением каналов (TDM)

• Имеют встроенную опцию логарифмического сжатия данных с использованием законов А и μ

• Данные могут передаваться со скоростью от 25Мбит/с и более

• Широкий диапазон подключаемых устройств и процессоров с последовательным интерфейсом без дополнительной обвязки

• ЦСП семейства 219х имеют также последовательные порты SPI и UART с возможностью начальной загрузки процессора через них.

Рис. 7.16

IDMA-порт процессоров семейства ADSP-218xx поддерживает возможность начальной загрузки процессора от хост-компьютера и возможность доступа со стороны хост-компьютера во внутреннюю память DSP для чтения и записи "на лету", когда DSP занимается выполнением своей программы. Порт IDMA позволяет главному процессору осуществлять доступ ко всей внутренней памяти DSP без использования почтовых регистров. Порт IDMA поддерживает передачу 16- и 24-разрядных слов, при этом передача 24-разрядных слов происходит за два машинных цикла.

ВСТРОЕННЫЕ СРЕДСТВА ПЕРИФЕРИИ ПРОЦЕССОРА ADSP-21xx: ПРЯМОЙ ДОСТУП К ВНУТРЕННЕЙ ПАМЯТИ ПРОЦЕССОРА (IDМА)

• Позволяет внешнему устройству обращаться к внутренней памяти DSP

• Внешнее устройство или процессор DSP может указывать внутренний начальный адрес для обмена данными

• Адрес автоматически инкрементируется для ускорения процесса передачи

• 16-разрядная шина поддерживает передачу данных и команд (семейство 219х поддерживает также 8-разрядную шину)

• Передача осуществляется за один цикл процессора ADSP-21xx

• Возможна начальная загрузка процессора через IDМА порт

Рис. 7.17

Процессоры семейства ADSP-218xx обладают также интерфейсом для взаимодействия с памятью, которая имеет байтовую организацию. Данный интерфейс может использоваться для начальной загрузки процессора и для передачи данных из внутренней памяти и во внутреннюю память "на лету". Максимальный размер адресуемой внешней восьмибитовой памяти составляет 4МВ. Данное адресное пространство играет роль загрузочной области (boot memory), характерной для представителей семейства 21хх. Байтовая память имеет организацию 256 страниц по 16Кх8 бит. Передача данных в байтовую память и из нее может осуществляться с упаковкой или распаковкой 24-разрядного, 16-разрядного и 8-разрядного (с выравниванием по младшему или старшему байту) форматов. При доступе к внутренней памяти DSP контроллер DMA занимает один машинный цикл, во время которого ядро не может осуществлять доступ в память.

ВСТРОЕННЫЕ СРЕДСТВА ПЕРИФЕРИИ ПРОЦЕССОРА ADSP-21xx: 8-БИТНЫЙ ПОРТ ПРЯМОГО ДОСТУПА К ПАМЯТИ (BDMA)

• Обеспечивает большой объем памяти для хранения данных и кода программы

• Может обеспечить до 4 МБайт для хранения кода и данных

• Поддерживает различные форматы данных

♦ Автоматическая упаковка/распаковка данных в 16 и 24-битных словах

♦ Передача 8-разрядных данных с выравниванием по старшему или младшему байтам

• Обмен в фоновом режиме со внутренней памятью процессора DSP

♦ Передача слова за один цикл

♦ DSP определяет начальные адреса источника/получателя и количество слов

• Поддерживает начальную загрузку процесора при включении

• Позволяет иметь несколько программных сегментов

♦ DSP может загружать или выгружать сегменты кода (оверлей)

♦ Процессор может работать во время передачи или останавливаться и перезапускаться

Рис. 7.18

Процессоры ADSP-21xx, ADSP-218x и ADSP-21msp5x имеют специальный режим работы с низкой потребляемой мощностью, который позволяет достигнуть потребления меньше 1 мВт. Переход в данный режим может осуществляться аппаратно или программно. Это особенно важно для устройств, работающих от автономных источников питания. В некоторых режимах работы с низкой потребляемой мощностью отключается внутренний тактовый сигнал, но содержимое памяти и регистров при этом сохраняется.

ВСТРОЕННЫЕ СРЕДСТВА ПЕРИФЕРИИ ПРОЦЕССОРА ADSP-21xx: РЕЖИМ ПОНИЖЕННОГО ЭНЕРГОПОТРЕБЛЕНИЯ

• Немаскируемое прерывание

♦ Включается аппаратно (с помощью вывода PWD) или программно

• Переводит процессор в спящий режим

• Небольшое количество циклов тактового сигнала, требуемое для возвращения процессора в нормальный режим

• Имеется сигнал подтверждения входа в режим с малой потребляемой мощностью (PWDACK)

• Идеален для устройств, работающих от автономных источников питания

• Семейство 219х выполнено по полностью статической КМОП технологии

Рис. 7.19

Из предыдущего обсуждения должно быть ясно, что цифровые сигнальные процессоры ADI разработаны таким образом, что выполнение типичных функций ЦОС, таких как БПФ или цифровая фильтрация, происходит с максимальной эффективностью. Процессоры могут выполнять несколько операций за один цикл, как уже было показано для приведенного выше примера с фильтром. Эффективность DSP обычно оценивается в MIPS (миллионах команд в секунду). Однако, количество MIPS не является исчерпывающей характеристикой процессора. Например, если процессор А имеет скорость выполнения команд 50 MIPS и может производить одну операцию за одну команду, то он сможет выполнять 50 миллионов операций в секунду, развивая производительность 50 MOPS. Теперь представим, что процессор В имеет скорость выполнения команд 20 MIPS, но может выполнять 4 операции за одну команду.

Процессор В сможет выполнить 80 миллионов операций в секунду и развить производительность 80 MOPS, что гораздо более эффективно, чем в случае с процессором А. Еще более эффективный способ оценивания работы ЦСП состоит в использовании хорошо зарекомендовавшего себя эталонного тестера, такого как КИХ-фильтр с определенным числом звеньев или БПФ известного размера. Сравнение с эталонами, которые рассматриваются в следующей главе, позволит избежать ошибок, связанных с характеристиками, выраженными в MIPS и MOPS. Но даже применение эталона не позволяет дать правильную оценку при сравнении производительности двух процессоров. Нужно производить глубокий анализ системных требований, архитектуры процессора, требований к наличию памяти и других факторов.

Процессоры семейства ADSP-219x поддерживает программную совместимость с семейством ADSP-218x. Для улучшения производительности и повышения эффективности С-компилятора это семейство должно включать DSP со скоростями в диапазоне от 100 до 300 MIPS и потребляемым током менее 0,4 мА/MIPS. Процессоры данного семейства поддерживают интерфейс JTAG, что приводит к улучшению отладочных свойств семейства. Блок-схема DSP данного семейства показана на рис. 7.20.

По сравнению с процессорами семейства ADSP-218x, имеющими 14-разрядную шину адреса, в семействе ADSP-219x используется 24-разрядная шина адреса, что позволяет осуществлять прямую адресацию в пределах 64К слов или страничную адресацию в пределах 16М слов. Адресный генератор процессоров семейства 219х поддерживает все известные режимы адресации, а также пять новых режимов адресации.

Для повышения эффективности С-компилятора в архитектуру сигнальных процессоров семейства ADSP-219x введен целый ряд существенных улучшений. Используемый универсальный регистровый файл уменьшает риск потери данных при переключении контекста и уменьшает необходимость полагаться на аппаратный стек. Реализованный компилятор поддерживает форматы данных, свойственные DSP (дробный формат и комплексные числа) Кроме того, на кристалле реализована кэш-память программ.

Процессорное ядро семейства ADSP-219x является ключевой технологией компании Analog Devices